用于加速器测试芯片的高速缓存一致性互连将使用7纳米FinFET工艺技术

Xilinx，Arm，Cadence Design Systems，Inc.和台积电宣布合作，以台积电7nm FinFET制程技术构建首个用于加速器的高速缓存相干互连（CCIX）测试芯片，该芯片将于2018年交付。演示了CCIX在使多核高性能Arm®CPU通过相干结构与片外FPGA加速器一起工作方面的功能。

由于功率和空间的限制，加速数据中心应用程序的需求正在增长。大数据分析，搜索，机器学习，无线4G / 5G，内存数据库处理，视频分析和网络处理等应用程序受益于加速引擎，这些引擎可在各个系统组件之间无缝地移动数据。 CCIX将允许组件访问和处理数据，而不管其位于何处，而无需复杂的编程环境。

CCIX将利用现有的服务器互连基础架构，并提供更高的带宽，更低的延迟和对共享内存的缓存一致性访问。这将大大提高加速器的可用性以及数据中心平台的整体性能和效率，从而降低进入现有服务器系统的障碍，并提高加速系统的总拥有成本（TCO）。

测试芯片，在台积电上实现’其7纳米工艺将基于最新的Arm DynamIQ™技术，CMN-600一致的片上总线和基础IP。为了验证整个子系统，Cadence提供了关键的I / O和内存子系统，其中包括CCIX IP解决方案（控制器和PHY），PCIExpress®4.0 / 3.0（PCIe®-4/ 3）IP解决方案（控制器和PHY）， DDR4 PHY，外围设备IP（例如I2C，SPI和QSPI）以及相关的IP驱动程序。 Cadence验证和实施工具正用于构建测试芯片。该测试芯片可提供与Xilinx的连接’基于CCIX芯片间一致性互连协议的16nm Virtex UltraScale + FPGA。

该测试芯片将于2018年第一季度初上市，预计将于2018年下半年开始供货。