单片机技巧

微控制器工程资源，微控制器新产品和电子工程新闻

机器学习

开发套件简化了3D机器控制和引导系统的开发

通过 发表评论

艾西娜 宣布ACEINNA的总体市场可用性 OpenRTK330LI评估板，完整的评估和OpenRTK330LI GNSS / INS模块的开发套件。 OpenRTK330LI评估板融合了惯性测量和多波段RTK / GNSS定位功能，可加快开发速度并缩短定制导航和制导系统的上市时间。

OpenIMU330LI模块是一款非常紧凑，低成本，最先进的高性能RTK / GNSS接收器，带有内置三冗余惯性传感器。该开发套件可直接通过ACEINNA或ACEINNA的授权分销商之一购买。

艾西娜 的OpenRTK330LI EVK不会浪费时间构建和调试原型硬件和固件，而是提供了必需的硬件，固件和开发环境，从事自主应用程序的工程师需要快速开始开发算法和解决方案。在收到OpenRTK330LI EVK的几分钟内，工程师可以记录和可视化厘米级的定位数据。

艾西娜 Navigation Studio和MS VS-Code通过安装免费的ACEINNA扩展支持使用OpenRTK330LI开发自定义定位和定位解决方案。客户可以使用ACEINNA的定位引擎，也可以在开源框架中开发和实施自己的引擎。可以在GitHub上获得OpenRTK330LI模块的源代码和库。

艾西娜 OpenRTK330LI评估板的核心是OpenRTK330LI评估板（EVB）。 EVB提供内置的RJ45以太网，Micro-USB，蓝牙，SWD / JTAG接口，SPI，UART，CAN，SMA，电源和1PPS输出连接，从而简化了对EVB上安装的OpenRTK330LI模块的访问，并实现了方便地连接到PC并通过互联网访问RTK校正数据。 OpenRTK330Li EVK可以监视所有主要的全球星座（GPS，GLONASS，北斗，伽利略，QZSS），并同时跟踪多达80个频道。

除EVB外，该套件还包括GNSS天线，ST-Link / v2调试器，12 V电源，USB电缆，并为美国大陆的客户免费提供ACEINNA OpenARC校正服务的30天订阅。 OpenARC是ACEINNA的精确定位平台，可通过密集的RTK网络和基于云的体系结构提供安全的GNSS校正。

软件平台处理边缘AI开发，部署，管理任务

通过 发表评论

布莱兹 完全揭开了Blaize AI Studio产品的面纱，这是业界第一个开放且无代码的软件平台，可涵盖从构思到开发，部署和管理的完整的边缘AI操作流程。 AI Studio打破了现有应用程序开发和机器学习操作（MLOps）基础架构中阻碍边缘AI部署的障碍，从而大大降低了边缘AI应用程序部署的复杂性，时间和成本。由于消除了集成不同工具和工作流程的复杂性，并引入了多种易用性和智能功能，因此，AI Studio将从模型到部署的生产应用程序所需的时间从数月缩短至数天。

AI Studio在用户界面中的创新，协作市场的使用，端到端应用程序开发以及运营管理的结合，共同弥补了阻碍AI边缘ROI的运营鸿沟。通过与Blaize AI边缘计算硬件产品一起部署，以满足未满足的边缘硬件需求，AI Studio使AI对于未满足应用程序开发和MLOps需要延迟生产部署速度的边缘用例更加实用和经济。

AI Studio的无代码可视界面非常直观，不仅适用于AI数据科学家，还具有广泛的技能水平，这对于许多组织而言都是稀缺且昂贵的资源。 “嘿，布莱兹（Blaize）”召唤一个具有情境智能的助手，它具有专家知识驱动的推荐系统，以指导用户完成工作流程。这种易用性使AI边缘应用程序的开发适用于从AI开发人员到系统构建人员再到业务领域主题专家的更多团队。

借助AI Studio，用户可以一键部署模型，以插入跨多个开放标准（包括ONNX，OpenVX，容器，Python或GStreamer）的任何工作流程。没有其他解决方案可以提供这种程度的开放标准部署支持，因为大多数都是专有解决方案，这些解决方案只能通过有限的选项锁定用户。对这些开放标准的支持允许AI Studio部署到完全支持这些标准的任何硬件。

市场支持使用户可以从任何地方（公共或私有）发现模型，数据和完整的应用程序，并持续协作以构建和部署高质量的AI应用程序。

AI Studio支持开放的公共模型，数据市场和存储库，并提供连接和基础设施来托管私有市场。用户可以持续扩展经过验证的AI边缘模型和垂直AI解决方案，以有效地在整个企业范围内重复使用，从数百种易于拖放的模型中进行选择，以加快应用程序开发

AI Studio模型开发工作流使用户可以轻松地为特定数据集和用例训练和优化模型，并快速部署为多种格式和包。只需单击一个按钮，AI Studio独特的“转移学习”功能就可以为用户数据和用例快速重新训练导入的模型。 布莱兹 的边缘感知优化工具NetDeploy会自动优化模型，以满足用户的特定准确性和性能需求。借助AI Studio，用户可以轻松构建和定制除神经网络以外的完整应用程序流程，例如图像信号处理，跟踪或传感器融合功能。

作为一个完整的端到端平台，AI Studio可以帮助用户部署，管理，监视和不断改进其边缘AI应用程序。 AI Studio建立在基于微服务，容器和Kubernetes的云原生基础架构上，可高度扩展并在生产中可靠。

在智能零售，智能城市和工业4.0市场中，Blaize客户正在使用AI Studio实现AI应用程序开发和部署效率的新水平。例如：将训练计算量减少多达90％;边缘感知的模型高效优化和压缩<精度下降3％；新的革命性上下文对话界面使视觉UI黯然失色

AI Studio现在已经可以满足早期采用者客户的要求，并将于2021年第一季度全面上市。AIStudio产品提供包括针对单个席位，企业和内部订阅的许可证，其产品功能和服务可满足每种许可证类型的需求。 。

MCU具有电容式触摸感应功能，基于HMI的IoT应用具有低功耗

通过 发表评论

瑞萨电子公司宣布，将用20种新产品扩展其32位RA2系列微控制器（MCU）。 RA2L1组MCU，将RA系列增加到66个MCU。通用RA2L1 MCU使用工作频率高达48 MHz的Arm Cortex-M23内核。易于使用，支持RA2L1 MCU  灵活的软件包 （FSP）和瑞萨的合作伙伴生态系统，提供了即用即用的软件和硬件构建模块解决方案。 RA2L1 MCU的超低功耗和创新型触摸界面使其非常适合家用电器，工业和楼宇自动化，医疗保健，以及消费者人机界面（HMI）IoT应用。

RA2L1 MCU专为超低功耗而设计，具有多项集成功能以降低BOM成本，包括电容式触摸感应，高达256 KB的嵌入式闪存，32 KB的SRAM，模拟，通信和定时外设以及安全性。和安全功能。在许多电池供电的应用中，MCU大部分时间都在低功耗待机模式下等待内部或外部事件来唤醒CPU和处理数据，做出决定并与其他系统组件进行通信。

当以功耗为基准进行测试时，RA2L1 MCU在1.8V电压下的EEMBC ULPMark得分为304，从而证明了其同类最佳的额定功率。用户现在可以将接近待机水平的功耗降至最低，以延长电池寿命。

RA2L1 MCU中的高级电容式触摸IP为各种触摸和非触摸系统实现提供了增强的可操作性。例如，它支持通过厚度超过10毫米的丙烯酸或玻璃面板进行感应，足以用于带有厚门或隔板的家用设备。它还实现了接近感应（悬停）和3D手势。这适应了卫生或安全限制。 RA2L1的电容式触摸噪声容限满足IEC EN61000-4-3级别4（辐射）和EN61000-4-6级别3（传导）的要求，以确保可靠的运行并最大程度地减少感测误差。

RA2L1 MCU组的主要功能包括：48 MHz Arm Cortex-M23 CPU内核；支持广泛的工作电压范围：1.6V–5.5V;超低功耗 以不到5 µs的快速唤醒提供64μA/ MHz的工作电流和250 nA的软件待机电流；采用瑞萨电子的110nm低功耗工艺，以提供主动和睡眠/待机模式以及专为电池驱动的应用而设计的特殊掉电模式；灵活的功率模式可实现多种应用的较低平均功率；集成的下一代创新型电容式触摸感应单元，无需外部组件，从而降低了BOM成本；利用片上外围功能，包括高精度（1.0％）高速振荡器，温度传感器和多个电源接口端口，可降低系统成本；支持100万次擦除/编程周期的后台操作数据闪存；从48引脚到100引脚LQFP封装可扩展

RA2L1 MCU还提供IEC60730自测库，并具有集成的安全功能，这些功能可以确认正常运行。客户可以轻松使用这些安全功能执行MCU自诊断。此外，RA2L1包括AES密码加速器，真随机数生成器（TRNG）和内存保护单元，这些内存保护单元为开发安全的IoT系统提供了基本模块。

带有灵活软件包（FSP）的RA2L1 MCU使客户可以重复使用其原有代码，并将其与遍布整个Arm生态系统的合作伙伴的软件相结合，以加快复杂连接和安全功能的实施速度。 FSP包括FreeRTOS和中间件，为开发人员提供了高级的设备到云选项。这些现成的选项可以很容易地用任何其他RTOS或中间件替换和扩展。

FSP还包括一流的HAL驱动程序，作为FSP的一部分，并提供了许多效率提高工具来开发针对RA2L1 MCU的项目。 e2 studio集成开发环境提供了一个熟悉的开发平台，从中可以管理项目创建，模块选择和配置，代码开发，代码生成和调试的关键步骤。 FSP使用GUI简化了流程并大大加快了开发过程，同时还使客户可以轻松地从原始8/16位MCU设计过渡。

瑞萨电子的全球分销商现已开始提供RA2L1 MCU。

协议练习器处理PCIe 5.0流量验证

通过 发表评论

Viavi Solutions Inc. 介绍了用于5P16平台的Xgig协议练习器，用于协议流量验证和性能评估。连同最近推出的 Xgig 5P16分析仪 -第一个用于PCIe 5.0的16通道协议分析系统-VIAVI Xgig Protocol Exerciser可在堆栈的所有层上对PCIe 5.0数据流量进行强大的实时仿真，操作和分析。

VIAVI Xgig协议练习器能够以每通道32Gbps的速度进行深入的协议评估和调试，并测试PCIe兼容性，从而使网络技术的发展能够满足未来高速，高​​性能计算应用的需求。 Xgig Exerciser解决方案包括一个系统机架，用于测试设备（DUT）连接的测试台插入器和Exerciser许可证密钥。 Xgig协议练习器具有模块化的体系结构和紧密结合全功能分析系统的实现，从而减少了对额外硬件投资的需求，而熟悉的Xgig管理界面则有助于限制培训需求，从而将总体设计和开发成本降至最低。

RISC-V ，用于人工智能机器学习和嵌入式系统

通过 发表评论

RISC-V 的一些开发工作都针对诸如人工智能（AI），机器学习（ML），深度学习（DL）和其他高性能嵌入式应用程序的应用程序。考虑了本系列中的前两个常见问题解答 RISC-V 的功能 和 与技术相关的近期风险 和 越来越多的工具可帮助降低使用RISC-V的风险。本常见问题解答介绍了将RISC-V集成到高性能系统中的一些选项。

设计人员可以通过多种方式使用RISC-V技术。有些公司提供RISC-V作为IP内核，可用于生产针对特定应用优化的定制内核。其他供应商提供了可以集成到系统中的完整RISC-V处理器。在其他情况下，RISC-V内核已经与其他类型的处理器和外围设备集成到了FPGA等SoC中。以下概述了可用设备的类型；它不全面。

RISC-V ISA作为IP内核

例如，SemiDynamics提供了Avispado内核。 Avispado的面积小，功耗低，专为针对ML应用的节能型SoC设计。 Avispado的64位本机数据路径支持大内存容量。凭借其完整的MMU支持，Avispado还支持Linux，包括多处理。 Avispado支持缓存一致的多处理环境。它可以在单个SoC中支持数百个内核。它的本机CHI接口可以根据应用需求定制为ACE或AXI。

Avispado支持即将推出的RISC-V矢量规范1.0以及Semidynamics开放矢量接口，可在自定义矢量单元之间进行选择并使用Semidynamics产品提供自由。向量指令密集地编码大量计算，从而减少了每次操作的能量。 Vector Gather指令可有效支持稀疏张量权重，从而帮助ML工作量。

SiFive Core IP产品组合涵盖了从高性能多核异构应用处理器到区域优化的低功耗嵌入式微控制器。 SiFive Core IP标准核心微体系结构基于RISC-V ISA，可提供64位和32位选项。

使用SiFive Core Designer，可以利用SiFive灵活的生成器样式为不同的性能和效率等级设计处理器体系结构，从而将SiFive Core IP调整为特定的工作负载。基于灵活微体系结构设计的SiFive标准内核已针对常见用例进行了预配置，并为在SiFive Core Designer中设计自定义内核提供了起点。

Cobham Gaisler最近宣布了一条新的处理器IP核产品线，这些产品实现了RISC-V指令集体系结构。该系列的首个产品NOEL-V处理器IP内核将于2020年12月25日上市，可下载到Xilinx的Kintex UltraSCALE FPGA中。

Cobham Gaisler最初的RISC-V产品将是采用VHDL编写的RV64GC兼容处理器IP内核，一种64位架构。该处理器将与Cobham的GRLIB VHDL IP内核库完全集成。 GRLIB提供了多种接口和功能，例如高速串行互连，加密，压缩等，可以嵌入RISC-V处理器。 GRMON3软件调试监视器的升级将对其进行补充，以支持新的ISA。

RISC-V 作为SoC，FPGA，ASSP等中的硬件

Celerity是一种以加速器为中心的片上系统（SoC），它使用分层的加速器结构来提高高性能嵌入式系统的能效。 SoC是TSMC 16 nm中的5×5 mm 385 M晶体管芯片，由密歇根大学，康奈尔大学和Bespoke Silicon Group（现位于美国华盛顿）的20多名学生和教师组成的团队设计和实现。作为DARPA快速电路实现（CRAFT）计划的一部分。 Celerity目前宣称RISC-V性能为世界纪录；每秒500B RISC-V 指令，比以前的记录高100倍。

Celerity是一种以加速器为中心的片上系统（SoC），它使用分层的加速器结构来提高高性能嵌入式系统的能效。 （图片： OpenCelerity)

Celerity是一个多核多层AI加速器。总体而言，该芯片包括三个主要层：通用层，大规模并行层和专用层。与典型的CPU设计相比，分层SoC可实现高灵活性和更高的电源效率。通用层专为通用性而设计，可以执行多项任务-通用计算，内存管理以及对芯片其余部分的控制。因此，Celerity集成了Free Chip Project中的五个高性能乱序RISC-V Rocket内核。下一层是大规模并行层，该层将496个低功耗定制设计的RISC-V内核集成到一个网格中。这些称为Vanilla-5的定制内核是有序的标量内核，其占用的空间比Rocket内核少40倍。最后一层是集成二值神经网络（BNN）加速器的专业化层。这三层都是紧密链接的，并与以400 MHz运行的DDR存储器接口。

开发Celerity的DARPA CRAFT程序旨在将定制集成电路的设计周期缩短到几个月而不是几年。设计设计框架，当下一代制造工厂上线时，可以很容易地重新设计这些框架；并创建一个创新库，以便在每个设计和制造周期中重新利用方法，文档和知识产权，而不是重新发明它们。这种廉价的设计范例还可以使小型设计团队应对当今无法解决的复杂定制电路开发挑战，从而有助于实现创新生态系统的多元化。

世界语技术公司正在创造新一代的AI / ML / DL处理解决方案，这些解决方案具有无与伦比的能源效率（性能/瓦特），可扩展性和灵活性。多核设计的历史局限性一直是复杂性和功耗，但是现在可以在一个硅片上创建具有上千个处理器核的设计。世界语的高性能ET-Maxion内核旨在提供最佳的单线程RISC-V性能。公司的ET-Minion™核心计算阵列旨在提高能源效率，提供TeraFlops和TeraOps计算能力。

自由和开放的RISC-V ISA的采用日益普及，这促使人们需要一个可负担的，标准化的开发平台，该平台应嵌入RISC-V技术并利用各种RISC-V生态系统。为了满足这一需求，Microchip Technology Inc.提供了业界第一个针对PolarFire SoC FPGA的基于RISC-V的片上系统（SoC）现场可编程门阵列（FPGA）开发套件。 微芯片 用于PolarFire（SoC）FPGA的Icicle开发套件将公司众多的Mi-V合作伙伴聚集在一起，以加快客户设计在各个行业的部署和商业应用。

基于RISC-V的片上系统FPGA开发套件。 （图片： 微芯片 )

想要部署基于RISC-V的可编程SoC FPGA的设计人员现在可以开始开发并评估RISC-V生态系统产品的广泛网络，例如实时操作系统（RTOS），调试器，编译器，系统模块（SoM）以及安全性解决方案。 Mi-V RISC-V 合作伙伴生态系统是由Microchip和众多第三方开发的，不断扩展的，全面的工具和设计资源套件，用于完全支持RISC-V设计。 微芯片 针对PolarFire SoC和Mi-V生态系统的Icicle套件使PolarFire SoC FPGA具有以下功能：

  • SiFive的RISC-V处理器组合和UltraSoC的嵌入式跟踪宏
  • Adacore，Green Hills 软件 ，Mentor Graphics和Wind River的开发工具
  • 诸如Microchip的Linux和裸机解决方案的Nucleus和VxWorks等商业RTOS解决方案
  • DornerWorks，Hex Five，Veridify 安全 和wolfSSL的中间件解决方案
  • 来自Antmicro，ARIES 嵌入式的 ，Digital Core Technologies，Emdalo Technologies，Sundance DSP和Trenz Electronic等组织的SOM和设计服务

瑞萨电子已与Andes Technology进行技术IP合作，后者是基于RISC-V的嵌入式CPU内核和相关SoC开发环境的高级供应商。瑞萨选择了AndesCore IP 32位RISC-V CPU内核嵌入其新的特定于应用的标准产品（ASSP）中，该产品将于2021年下半年开始为客户提供样品。

瑞萨基于RISC-V核心架构的预编程ASSP设备的交付，结合专门的用户界面工具来设置应用可编程参数，将为客户提供完整，优化的解决方案。此功能将消除最初的RISC-V开发和软件投资障碍。

RISC-V 和欧洲处理器计划

展望RISC-V的未来实施，欧洲处理器计划（EPI）已获得财团与欧盟委员会（FPA：800928）签署的框架合作协议第一阶段的资助，其目的是设计和实施一项新的低功耗欧洲处理器家族路线图，用于极限计算，高性能大数据和一系列新兴应用。

RISC-V
欧洲处理器倡议路线图（图片： 欧洲处理器倡议)

EPI的Accelerator流将基于RISC-V ISA开发和演示完整的欧洲处理器IP，从而提供省电且高吞吐量的加速器磁贴。使用RISC-V可以在硬件体系结构级别和软件级别上利用开源资源，并确保与非欧洲专利计算技术的独立性。向量处理器架构将基于以下指导原则：

  • 基于长向量和基于任务的模型的整体吞吐量导向的愿景
  • 分层并发和位置利用
  • 编程层之间的通信
  • 外观非常接近经典顺序编程，以确保生产率

另一方面，专用单元架构将针对一些特定应用。这种特异性将被用来显式管理数据放置以及从本地暂存器存储器中传入和传出的数据，以实现高能效。

基本构建块是一个磁贴，最多包含8个矢量处理器和专用单元。处理器是一致的，通过片上网络共享L2高速缓存存储区，每个存储库都通过片上网络共享其关联的家庭节点代理。处理器将支持RISC-V矢量指令，并控制专用于模板和DL加速的专用单元。矢量和模板功能将解决HPC工作负载，而DL单元将针对AI应用程序。该图块将被集成为处理器网格中的一个节点和独立的测试芯片，以进行演示和软件调试。

如图所示，设计人员有多种使用R的途径高性能应用中的ISC-V ISA技术 例如AI，ML和DL。本系列的下一个也是最后一个常见问题解答将以AI为主题进行扩展，并考虑“用于超低功耗处理和边缘AI的RISC-V”。

参考文献：

Celerity的第二代496核RISC-V Mesh NoC，维基芯片保险丝
DARPA电路以更快的速度实现 ，DARPA
欧洲处理器倡议 ，EPI

IDE提供按钮式方法进行边缘AI开发

通过 发表评论

笛卡尔  宣布提供 NanoEdge AI Studio V2，这是第一个集成开发环境（IDE），可简化机器学习，推理和分类库的创建，以直接在Arm Cortex-M微控制器（MCU）上实现。

带有NanoEdge AI Studio V1的数千种商用工业IoT（IIoT）嵌入式设备已经在生产中，用于异常检测。通过将分类库添加到NanoEdge AI Studio V2中，开发人员现在可以更轻松地超越异常检测范围，直接在端点中对问题进行限定。

NanoEdge AI Studio V2的主要功能包括：出色的异常检测和分类方法-由于模型是在微控制器中训练的，因此异常检测会唤醒分类器进行表征，从而准确地告诉系统出了什么问题，而不仅仅是存在一个通用问题-为用户提供做出更明智的决策所需的情报； IDE是一种直观的桌面工具，使嵌入式开发人员可以专注于解决业务问题，而不是选择算法；针对Arm Cortex-M MCU进行了优化，这是业界使用最广泛的嵌入式微控制器;低内存占用-在典型配置中仅消耗4Kb RAM，非常适合资源受限的设备;边缘快速学习-在Arm Cortex-M4 80Mhz中以30毫秒执行迭代学习，以快速提供智能

与合作不断发展 博世互联设备和解决方案有限公司 验证了笛卡尔的边缘AI嵌入式开发方法。

笛卡尔 还于今天宣布了Use Case Explorer 数据仓库，一个基于Web的新平台。用户可以下载真实的数据集，并在代表性用例（例如呼吸机阻塞检测，乳腺癌检测，真空袋容量检测等）上试用NanoEdge AI Studio IDE。 笛卡尔 将通过其他数据集不断增强门户。

NanoEdge AI Studio V.2从今天开始可用，也可以从以下版本作为试用版下载：  笛卡尔 网站.

首款112G 5纳米SerDes IP针对云数据中心应用

通过 发表评论

Marvell推出了业界首款经过硬件验证的112G 5nm SerDes解决方案。基于DSP的SerDes具有行业领先的性能，功率和面积，有助于推动112G成为下一代5G，企业和云数据中心基础架构的首选互连。 Marvell最近获得了一个新的定制ASIC设计客户，该客户将嵌入此新IP，以为全球领先的超大规模数据中心构建下一代机架式（ToR）和骨干交换机。 Marvell 5nm SerDes解决方案使基于56G的当前系统带宽增加了一倍，同时使112G I / O可以在许多令人兴奋的新应用程序中进行部署，包括网络和数据中心交换，网络流量管理，机器学习培训和推理以及特定于应用程序的加速器。

112G 5nm SerDes解决方案是Marvell业界领先的IP产品组合的一部分，该产品组合满足了基础架构的全部要求，并包括处理器子系统，加密引擎，片上系统结构，芯片间互连以及各种物理层接口。

Marvell的112G 5nm SerDes具有突破性的性能，能够跨通道在112G PAM4上运行，>40dB的插入损耗，为高可靠性基础架构应用提供了至关重要的余量。与7nm相比，该解决方案还降低了25％以上的功耗，从而使系统具有严格的热/功耗约束，并有助于降低总体拥有成本。 Marvell的功率降低’的高速SerDes可在严重受限的5G应用中扩大带宽。

Marvell将提供5nm的PHY，交换机，数据处理器单元（DPU），定制服务器处理器，控制器，加速器和定制ASIC的完整产品套件，提供端到端的可互操作基础架构解决方案。 Marvell组件之间的这种互操作性将使客户能够大大减少其产品开发和验证周期时间以及缩短产品上市时间。

对于Marvell的ASIC客户而言，该IP进一步增强了业界最先进的定制解决方案产品。 Marvell ASIC业务部门与多个市场的客户合作，希望利用这种具有差异化的功率，性能和面积的，经过市场验证的先进芯片。这些设计将在带宽密度方面领先业界。

参考设计加快基于MCU的Alexa内置产品的速度

通过 发表评论

意法半导体已经发布了 亚马逊认证的智能连接设备参考设计包 利用适用于AWS 物联网 Core的Alexa语音服务（AVS）集成，可用于使用简单的微控制器（MCU）创建Alexa内置产品。

适用于AWS 物联网 Core的AVS集成功能能够改变用户与智能“事物”交互的方式，从而将基于云的Alexa体验带到烤面包机，炊具，恒温器，百叶窗，吹风机等物品上，而无需大量投资在电子硬件中。这可能会加速传统按钮和转盘的终结，从而带来新一代产品，这些产品可提供轻松自然的用户交互，适应性强的智能功能以及对云服务（如烹饪建议或耗材订购）的访问。

ST的Amazon认证解决方案通过已经集成在STM32系列高性能MCU上的Alexa语音用户界面软件，迅速启动了支持Alexa的设备控制器的设计。节能STM32是世界上最成功的32位Arm Cortex-M MCU系列，非常适合需要先进技术（例如远场音频）的低成本，小型且简单连接的设备捕获和自然语言理解。

ST的  适用于AWS 物联网 Core的AVS集成参考设计 包含一个紧凑的36mm x 65mm主板，该主板结合了 高性能STM32H743 MCU and Wi-Fi module.

与通常用于Alexa产品的其他设备（例如数字信号处理器（DSP）和无闪存处理器）不同，STM32 MCU集成了所有必需的系统功能，包括强大的音频前端处理，本地唤醒字检测，通信接口以及包括RAM的内存和Flash集成在一个芯片中。这种集成使电路板具有较小的尺寸和简单的布局，可以在客户的最终产品中进行经济高效的部署。

音频前端即使在嘈杂的环境中并且使用紧密排列的麦克风，也可以提供出色的远场语音检测。前端由ST授权合作伙伴DSP Concepts创建，由ST作为STM32 MCU的一部分进行分发，并得到ST通道的支持，前端带有免费的Audio Weaver工具许可证，可帮助用户轻松地微调其设计。

利用高性能STM32微控制器的功能，用户可以通过添加增强功能（例如第二个唤醒词，额外的本地命令和图形显示）与语音命令功能相结合，来定制和扩展其设计，从而使用户更具吸引力经验。

参考设计硬件进一步简化了原型设计和开发，包括音频子板作为单独的模块。这包含一个ST FDA903D音频编解码器，用户LED和按钮，以及两个 MP23DB01HP MEMS麦克风 间距为36mm，用于尺寸受限制的产品，例如电源开关插头。如果需要特定于应用程序的麦克风间距，声学和用户界面定义，则硬件的模块化功能使用户可以实现自定义子板。

该参考设计包括完全开发的软件，该软件提供支持Alexa产品所需的功能，包括音频捕获软件。具有降噪，回声消除和高级波束形成信号处理功能的高级音频前端（AFE），用于远场音频检测；亚马逊“ Alexa”唤醒词；与AWS 物联网 的连接音频输出软件

与独立设计整个系统相比，与该参考设计一起使用可使产品设计师更快，更轻松地通过AVS认证新的最终产品。硬件和软件内容均可轻松调整以支持单个客户的新产品概念。

当批量购买组件时，参考设计的物料清单（BOM）设计为不到10美元。请联系您的ST销售办事处以获取价格选项和样品申请。

SMARC板加速了HMI，AI 物联网 面部/对象检测，图像处理的开发

通过 发表评论

瑞萨电子公司推出了一种可扩展的模块化系统（SoM）智能移动架构（SMARC）获奖组合板解决方案，该解决方案由10种瑞萨IC组成，包括微处理器（MPU），电源和模拟IC。该板解决方案可加快人工智能（AI）IoT面部/对象检测，图像处理和4K视频回放应用的开发速度，其中包括监视摄像机，检查设备以及一系列工业和楼宇自动化HMI和嵌入式视觉系统。

瑞萨电子可扩展的SoM获奖组合板基于SMARC 2.0工业标准，该标准规定了82mm x 80mm的尺寸。 SMARC SoM板为设计人员提供了瑞萨64位RZ / G2 MPU的三种不同可扩展版本的选择： RZ/G2N 双核Arm Cortex-A57 MPU以1.5 GHz运行，具有中等性能；的 RZ/G2M 具有双核Arm Cortex-A57和四核Arm Cortex-A53（1.2 GHz）的MPU，可实现高性能；和 RZ/G2H 具有四核Arm Cortex-A57和四核Arm Cortex-A53的MPU具有超高性能。所有三个MPU（两个内核，最多八个内核）均具有集成的600 MHz PowerVR 3D图形以及4K UHD H.265和H.264编解码器，可以满足不同计算机处理要求的需求。

赢得SMARC SoM大奖的组合板为设计人员提供了高达35.6K DMIPS性能，2GB至4GB LPDDR4 RAM存储器和32GB eMMC的RZ / G2 MPU。每个RZ / G2 MPU都能够运行边缘视频分析和AI框架。 MPU具有集成的AI软件库，全面的接口集，内部和外部存储器上的错误检查和纠正（ECC）保护，Linux OS以及瑞萨测试和维护的经过验证的Linux软件包（VLP）。这些解决方案还具有“民用基础设施平台（CIP）”超长期支持（SLTS）内核以及与软件开发环境捆绑在一起的Linux内核。最重要的是，SMARC SoM板提供了优化的电源和可编程的时序树，以协助RZ / G2 MPU进行多种应用。

SMARC 2.0 SoM板的主要功能包括：支持双频Wi-Fi和蓝牙 用于无线通信的低功耗（BLE）；可通过SMARC 2.0连接器轻松访问USB，SATA，LVDS，HDMI，CSI，I2S，PCIe和千兆以太网等快速通信接口；从QSPI或eMMC存储器快速启动启动；特征  ISL1208 适用于基于日历的应用程序的低功耗实时时钟，该应用程序由小型400nA电池或在电源故障时的超级电容器供电；特征 P8330 电源管理IC（PMIC），用于向多个电源轨供电；瑞萨提供的两个时钟源小尺寸 VersaClock  3S 发生电源故障时，由单个币形电池供电的带有集成32.768kHz DCO的可编程时钟；瑞萨电子生成PCIe时钟  9FGV0641 支持六个100 MHz差分时钟输出，并支持PCIe Gen 1-4；易于连接到两个外部摄像机和LCD面板，具有电容式触摸

可扩展AI SMARC SoM Winning Combo解决方案板由瑞萨设计，并与RelySys Technologies合作开发。

还可以从RelySys Technologies购买可扩展AI SMARC SoM板。

多协议无线模块拥有对物联网应用程序的全栈支持

通过 发表评论

Silicon Labs宣布了一系列预认证无线模块的产品组合扩展，这些模块专门用于满足IoT应用开发的现代需求。该产品组合包括业内唯一的模块，该模块具有对多协议解决方案的全栈支持，以实现商业和消费类物联网应用，并具有灵活的封装选项和高度集成的设备安全性。

Silicon Labs高度集成的模块具有多种封装选项，包括系统级封装（SiP）和传统印刷电路板（PCB）。 SiP模块包含微型组件，通过向基于模块的解决方案开放空间受限的IoT设计，从而消除了对复杂的RF设计和认证的需求。 PCB模块可实现灵活的引脚访问和其他选件，以扩展RF性能。

xGM210PB  具有Secure Vault， ARM PSA 2级 经过认证的最新物联网设备安全性，以及对蓝牙，Zigbee和OpenThread的动态多协议支持，具有强大的功能并支持Wi-Fi共存。 xGM210PB 模块针对IoT应用进行了优化，包括连接的照明，网关，语音助手和智能电表家用显示器，xGM210PB模块提供高达+ 20dBM的输出功率和优于-104dBm的灵敏度。

BGM220 是世界上最小的蓝牙模块之一，并且是第一个支持蓝牙测向的模块。集成的预先认证的蓝牙5.2模块可使用纽扣电池提供长达十年的运行时间，非常适用于各种蓝牙LE应用，包括家用电器，资产标签，信标，便携式医疗，健身和蓝牙网状低功耗节点。

MGM220 是低功耗，低成本的理想选择，适用于环保，超低功耗的物联网产品，包括照明控制，建筑和工业自动化传感器。这些模块非常适合Zigbee Green Power和能量收集应用。

BGX220随心 包括板载蓝牙堆栈，Xpress命令界面和预编程的电缆更换固件，以提供无需固件开发的串行到蓝牙LE解决方案。这些模块是工业应用的理想选择，包括 人机界面（HMI）设备，解决规模，安全和环境挑战。

免费的Silicon Labs支持这些模块 Simplicity Studio 5，一个完全集成的开发环境，具有全面的软件堆栈，应用程序演示和移动应用程序，以及高级功能，例如网络分析仪和获得专利的能源剖析仪。客户还可以利用Silicon Labs Xpress模块​​的简单API进一步加快无线开发速度。

xGM210PB ，BGM220，MGM220和BGX220 Xpress的样品，生产数量和开发套件现已上市。