数据传输收发器电路达到56 Gbps /通道

Socionext Inc .和Fujitsu Laboratories Ltd.今天宣布他们已经发展了世界’功耗最低的收发器电路，每通道的通信速度达到56 Gbps。与以前的级别相比，这实质上使服务器和交换机以及光模块中使用的半导体芯片之间的数据传输速度提高了一倍。

响应于数据中心处理性能的提高，越来越需要加速服务器之间的数据传输。但是，与此同时，设施可提供的电量受到限制，这也意味着需要降低用电量。

Socionext和富士通实验室现在已经开发出一种新的定时检测方法，该方法结合了补偿信号劣化的电路功能（随着通信速度的提高而变得尤为突出）和确定输入信号比特值的定时检测电路的某些功能。，减少了电路数量。结果，他们成功地开发了一种56 Gbps收发器电路，该电路在不增加功耗的情况下达到了以前两倍的速度。

这项技术能够在不增加功耗的情况下提高芯片与光模块之间的数据传输速度，因此有望提高下一代服务器和交换机的性能。

该技术的详细信息将在2月1日举行的IEEE国际固态电路会议2016（ISSCC 2016）的第3部分中，下午3:45进行演示，标题为“采用28nm CMOS的56Gb / s NRZ电气247mW / lane串行链路收发器”概述了由Socionext和Fujitsu Laboratories Ltd.共同开发的技术。

发展背景

近年来，为了支持快速增长的云计算需求，需要改进数据中心处理性能。数据中心使用大量通过交换机连接的服务器来构成一个大型系统，并且随着数据中心的处理能力的提高，服务器之间交换的数据量也有所增加。

因此，用于下一代数据中心的服务器与交换机之间的光传输的光模块的通信速度的国际标准化（*）达到了56 Gbps，是当前速度的两倍。

同时，由于对数据中心中可提供的电量的限制，需要在不增加数据收发器电路消耗的电量的情况下提高通信速度。

注（*）56 Gbps的国际标准化：由国际标准化组织光学互联网络论坛（OIF）推动。

问题

功耗与通信速度成正比增加，因此有必要降低收发器电路的功耗以提高通信速度而又不增加设备功耗。

在传统的收发器电路中，判决反馈均衡器（DFE）是补偿退化信号的电路，而时钟和数据恢复（CDR）电路则是检测输入信号和内部采样时钟之间的时序误差的原因。大约三分之二的收发器电路’的总功耗，因此降低其功耗一直是中心问题。

对于在传输线路中变差的输入信号波形，在确定电路上确定该位值，一个具有+α阈值，另一个具有a
–α阈值。 DFE通过选择+α确定电路的确定结果（如果处理的前一个比特值为1）或–α的结果（如果处理的前一个比特值为0）来补偿降级信号。CDR，通过观察输入信号，调整DFE’的操作时序，以确保在传入信号时捕获信号’s波形处于最大振幅（图2）。

最新技术

为了降低CDR的功耗，富士通实验室和Socionext现在已经开发了一种新的定时错误检测方法。

通过分析DFE计算后的波形，Fujitsu Laboratories和Socionext发现它们可以检测DFE是否’在输入信号中连续三个位为100或011的情况下，通过比较两个DFE确定电路的结果来确定操作时序是早还是晚。这促使他们开发了一种新的时序检测方法，该方法仅在连续三个连续时才检测时序输入信号的位为100或011（图3）。