Xilinx公司宣布整合 56G PAM4 业界领先的Virtex UltraScale + 现场可编程门阵列中采用了收发器技术。这些器件基于成熟的16nm FinFET + 现场可编程门阵列架构构建，将扩展Virtex p
产品线驱动下一波以太网部署，并将现有系统无缝迁移到下一代背板，光纤和高性能互连。
这些集成设备针对有线通信，数据中心和无线回程应用而设计，可帮助客户突破56G +线速数据传输的物理限制，从而使现有基础架构的带宽增加一倍。
“通过将56G PAM4注入我们的16nm 现场可编程门阵列中，Xilinx引领了收发器技术的发展，”赛灵思SerDes Technology Group副总裁Ken Chang表示。“这些新器件建立在成熟的FPGA基础之上，并与即将部署的广阔的光学，ASIC和背板生态系统保持一致。”
今天’该声明标志着Xilinx收发器领导地位的又一个里程碑，该公司于2016年首次在16nm可编程器件上演示56G PAM4收发器技术。
发表评论