具有SDR的ADC有助于减少设计工作，并使设计人员专注于实现更多时尚的功能。
刘yan | Microchip Technology Inc.
从多载波多待机智能手机到创新的多模式移动互联网电子产品，软件定义无线电（SDR）技术遍及所有领域。通过SDR启用后，可配置的收发器可以灵活地与软件定义的载波频率配合使用，从而简化了RF设计的工作。
多年来，无线通信标准的发展取决于大规模的硬件升级。但是，如今，采用SDR技术使寻找昂贵硬件的替代方案变得更加容易。
SDR概念的主要动机是克服增加的成本。 SDR中使用的三种基本方法是使宽带模数转换（ADC）和数模转换器（DAC）尽可能靠近RF设备，使用硬件作为无线通信的基础，并最大化软件选择以实现传统上仅在RF和中频（IF）模拟域中可用的功能。
为了以较低的成本使系统更加灵活，在数字域中通过软件配置了诸如工作频段和调制方法之类的项目。 SDR通过加载所需的相关软件，使同一硬件可以处理多个频段。该方案适用于从智能手机到传感器网络的产品。同时，市场力量正在推动高速，高精度ADC技术的稳定发展，以实现对无线宽带信号的快速，准确处理。 ADC的限制以前是SDR的主要瓶颈之一。
接收器设计是SDR的关键优先事项。因此，有必要回顾一下SDR接收器实施的特殊要求。关键是前端。整个SDR系统的实施决定了如何划分ADC和其他关键组件的规格。高速，动态范围和软件配置的丰富性在ADC中至关重要。
SDR接收器通常根据其信号频带可分为三类：RF采样接收器，IF采样接收器和基带采样接收器。 射频采样最类似于理想的SDR结构：连接到天线以形成接收器的ADC和连接到天线以形成发送器的DAC。但是，RF设备和ADC这两个主要的性能瓶颈使理想的结构很难以合理的成本实现。
在其他两类结构中，使用最广泛的是零中频接收器，低中频接收器和带通子采样高中频接收器。作为快速回顾，零中频接收器（也称为直接转换接收器）使用由本地振荡器（LO）驱动的同步检测对无线电信号进行解调，该振荡器的频率与被解调信号的载波频率相同。在低IF接收器中，RF信号被混频成非零的低或中等IF，通常在几兆赫兹到几百千赫兹的范围内。在子采样接收器中，使用低于最大输入频率两倍但大于信号带宽两倍的频率对RF信号进行采样。然后将采样过程中得到的包含基带信号的低频副本之一直接数字化。
当将ADC放置在混频器之后时，在零中频接收器中，ADC的性能限制最低。因为本振频率（fLO ）并将RF信号的中心频率放入混频器（f射频）相同，ADC只需要处理基带中的信号。理想情况下，没有图像干扰。因此，不需要镜像抑制滤波器，从而消除了对昂贵的表面声波（SAW）滤波器的需求。然而，零中频的最大挑战是直流偏移和正交误差是不可避免的，或者校准算法过于复杂，尤其是在使用分立元件实现时。
直流失调通常源自非理想混频器。混频器的LO信号泄漏，并通过寄生电路循环回到接收器信号路径（称为LO泄漏）。在该环路中，它也会被发射器天线放大。由于这种干扰会随着发射器放大而改变幅度，并且接收器中的频率等于fLO，因此混频器输出会产生时变直流偏移。通过天线的邻近物体会使情况进一步复杂化。直流偏移会导致严重的过载；换句话说，它可以在信号中心频率处形成强大的阻挡器。
正交误差主要是由通道之间的固有误差不匹配引起的。在离散结构中，这种情况尤其具有挑战性，因为它会导致图像干扰和恶化像星座间符号干扰（ISI）之类的星座规格。在诸如针对LTE标准的64正交幅度调制（QAM）的场景中，调制效率越高，抖动会使SNR下降的可能性就越大。
在低中频接收器中，ADC带宽必须是零中频架构的两倍。低中频接收机使用fLO 它具有fRF的较低Q滤波器规格。这样就解决了直流偏移问题并控制了LO泄漏。尽管正交误差和失配仍然是该结构的问题，但具有均衡块规格的低IF SDR比零IF设计更为经济和有效。
第三种广泛使用的结构是带通子采样高中频接收机，通常称为高中频。 ADC必须比零中频或低中频接收器工作的频率更高。现代ADC技术以合理的成本使该设计可行。
实现低中频或高中频接收机的一种方法是将超外差前端与高度数字化的后端组合在一起。必须强调的是，这不再像传统的超外差结构那样，坚持采用固定IF频率的策略。取而代之的是，它完全允许该软件调谐频道参数，从而克服了Superhet传统的缺点，即只能调谐到窄频带。
低中频和高中频接收机方法都需要下变频，因此需要混频器。数字混频器通常采用数控振荡器（NCO）的形式。使用NCO，无论LO频率如何，同相/正交（I / Q）信号频率都可以精确。这些类型的混频器可以处理比其模拟同类产品更宽的频带。即使下变频为直流信号也不会有直流偏移或明显的图像干扰。数字混频器，振荡器和抽取滤波器的组合通常称为数字下变频器（DDC）。
电路层面的挑战
由分立组件制成的SDR的整体性能可能会受到所涉及的设备数量和PCB级别缺陷的影响。
离散方案需要仔细考虑非理想因素，例如随机噪声，动态干扰和通道间失配。时钟抖动失配是通道之间的失配，它直接降低了前面提到的调制方法中的SNR指标。
安装在PCB上的组件还会引入大量的热噪声和电磁干扰（EMI）。 EMI抑制与EMI的来源，位置，布线，屏蔽和滤波密切相关-其中大多数难以控制。协议速度快，复杂的环境以及更高的开关电源能量也会导致EMI。通道内时钟抖动误差会降低采样瞬间的精度，从而降低采样精度。
另外，下变频和混频器也需要仔细设计。一些制造商在FPGA或ASIC数字信号处理器（DSP）芯片中实现整个DDC。尽管有些服务器性能良好，但不如其他方法经济。
通过使用集成设计可以大大改善这些困难。总体方法是将所有可能的东西数字化，分立组件仅处理无法通过软件定义的功能。
为了开发集成的SDR，具有动态性能和集成功能的高速，高精度，低功耗ADC非常适合低IF和某些带通高IF接收器应用。一个示例是Microchip Technology的MCP37Dxx ADC系列。它提供16位，14位和12位分辨率，节省了功率并支持高达200 MHz的采样率。它还允许输入信号带宽高达500 MHz。
MCP37Dxx具有不需要FPGA或专用DSP的内置功能。其中包括DDC，NCO，数字抽取滤波器，噪声整形量化器，增益调整和失调调整。 DDC可与抽取和正交输出（I / Q数据）选项一起使用。它为SDR无线电系统设计提供了灵活性，最大程度地降低了系统成本，并有助于提高SNR超过传统分辨率。它具有输入多路复用器，最多支持八个输入通道。在对偶或八进制模式下，分数延迟恢复（FDR）功能以数字方式对不同通道之间的数据进行校正，以便对所有输入进行插值以在同一时刻显示为采样。输出数据可以全速率CMOS或双倍数据速率（DDR）LVDS提供。在MCP37D31-200等某些设备中，输出还支持八通道模式下的串行LVDS。
参考文献
用于低功耗无线应用的数字增强型高速ADC，Thomas Youbok Lee等人，ICMIM，IEEE，2017年3月19日至21日
MCP37D31-200
MCP37D11-200
软件定义的收音机播放，D。Marsh，EDN，2005年3月，第2页。 5234
发表评论