• 跳至主要导航
  • 跳到主要内容
  • 跳到主要侧边栏
  • 跳到页脚

单片机技巧

微控制器工程资源,微控制器新产品和电子工程新闻

  • 产品展示
    • 8-bit
    • 16-bit
    • 32-bit
    • 64-bit
  • 应用领域
    • 汽车行业
    • 连接性
    • 消费类电子产品
    • 产业
    • 医疗类
    • 安全
  • EE论坛
    • EDABoard.com
    • Electro-Tech-Online.com
  • 影片
    • TI单片机视频
  • EE资源
    • 快速设计
    • 电子书/技术提示
    • 常见问题
    • LEAP奖
    • 播客
    • 网络研讨会
    • 白皮书
  • EE学习中心

赛灵思

基于FinFET的可编程技术的开发工具

2016年4月28日 通过 艾比·埃斯波西托(Abby Esposito) 发表评论

赛灵思赛灵思,Inc.(纳斯达克:XLNX)宣布了Vivado设计套件HLx版本的2016.1版本,它扩展了SmartConnect技术,为UltraScale和UltraScale +设备组合提供了前所未有的性能水平。在2016.1版本中,Vivado Design Suite包括SmartConnect技术的扩展,解决了高密度,数百万系统逻辑单元设计中的系统互连瓶颈。因此,UltraScale和UltraScale +设备组合现在都可以在高利用率下提供额外的20-30%的性能。

赛灵思 UltraScale +产品组合是业界唯一基于FinFET的可编程技术。它包括Zynq,Kintex和Virtex UltraScale +器件,与28nm产品相比,性能/功耗提高了2-5倍,从而实现了市场领先的应用,例如5G无线,软件定义网络和下一代高级驾驶员辅助系统。


赛灵思

赛灵思.com

提起下: 应用领域, 产品展示 标签: 赛灵思

用于OpenCL,C和C ++开发环境的基于FPGA的加速

2016年4月13日 通过 艾比·埃斯波西托(Abby Esposito) 发表评论

赛灵思赛灵思,Inc.宣布将在SuperVessel OpenPOWER开发云中启用基于FPGA的加速。 SuperVessel中托管的Xilinx SDAccel开发环境可实现对性能要求较高的应用程序的开发,包括大数据分析和机器学习。 SDAccel允许应用程序开发人员在OpenCL,C和C ++中描述其算法,并直接编译为基于Xilinx FPGA的加速板。托管环境将使基于FPGA的应用程序开发更快,更容易被广大的全球开发者社区访问。

SuperVessel是第一个充当虚拟R的开放式访问云服务&应用程序开发人员,系统设计人员和学术研究人员的D引擎,可为新兴应用程序(包括深度分析,机器学习和物联网)创建,测试和试验解决方案。 赛灵思 SDAccel开发环境是一个完整的软件定义的集成开发环境(IDE),使开发人员能够编译,分析,调试和部署基于FPGA的加速。 SuperVessel,IBM POWER体系结构,SDAccel开发环境和Xilinx FPGA加速器板的组合为应用程序开发人员提供了一个高吞吐量,高可用性的基于云的平台,以开发和执行计算密集型应用程序。

 

赛灵思
赛灵思.com

提起下: 工具类 标签: 赛灵思

100G以太网MAC芯片集成了RS-FEC以节省功耗

2016年3月17日 通过 艾比·埃斯波西托(Abby Esposito) 发表评论

赛灵思赛灵思公司已宣布交付该行业’是针对数据中心互连,服务提供商和企业应用程序的最灵活,最全面的以太网产品组合。赛灵思’全面的IP产品组合包括25GBASE-CR / KR,50GBASE-CR2 / KR2、100GBASE-CR4 / KR4 IP和新推出的集成式100G以太网MAC和RS-FEC IP。作为投资组合’的最新成员Xilinx’与FPGA软IP实现相比,内置于16nm UltraScale +器件中的集成100G以太网MAC和集成RS-FEC可以降低80%的功耗并节省大量逻辑。

移动流量和云计算的需求不断增长,迫使数据中心光链路连接到100G以太网,进而影响到现有的10G以太网端口下行链路。将10G以太网端口升级到25G以太网可将性能提高2.5倍。采用UltraScale架构的Xilinx集成100G以太网解决方案将使公司能够开发100G以太网交换机和核心路由器,以应对移动设备和云计算应用不断增长的带宽需求。此外,25G和50G RS-FEC完成了下行链路链路的设计迁移。通过校正那些系统固有的误差,RS-FEC可以使用较便宜的多模光纤或铜互连,从而降低了总体成本。集成了100G以太网MAC,PCS和RS-FEC逻辑,可节省大量FPGA资源,实现最大的平台可复用性,降低功耗,并允许移植到面向未来的设计中。

赛灵思
赛灵思.com

提起下: 应用领域, 连接性, 产业 标签: 赛灵思

Transciever FPGA处理数据中心的低延迟以太网

2016年2月12日 通过 艾比·埃斯波西托(Abby Esposito) 发表评论

赛灵思赛灵思,Inc. (纳斯达克股票代码:XLNX) 今天宣布了一种收发器技术突破,为数据中心互连带来了更高的成本效率。赛灵思 ’s Virtex UltraScale设备已达到25GE,50GE和100GE铜电缆和背板IEEE以及相关规范的要求,该规范支持数据中心中长达5米的铜缆布线和高达1米的背板互连。

这些规范包括IEEE 802.3bj 100GBASE-CR4 / KR4,IEEE 802.3by 25GBASE-CR / CR-S / KR / KR-S和25千兆以太网协会50GBASE-CR2 / KR2。数据中心客户现在可以利用nx25G的铜缆布线通道与光学布线相结合,以获得成本和功耗优化的解决方案,以使用任何现成的,符合规范的供应商将服务器连接到机架式交换机。

赛灵思收发器技术可提供无与伦比的信号质量和自适应均衡功能,以确保最高的信号完整性和最快的串行链路实现。连同集成的100G以太网MAC IP,软纠错(RS-FEC)IP和ASIC级逻辑结构,Virtex UltraScale FPGA为数据中心工作负载加速提供了完整,高性能和低延迟的以太网解决方案。

赛灵思
赛灵思.com

提起下: 连接性 标签: 赛灵思

  • « 去 上一页
  • 转到页面 1
  • 转到页面 2
  • 转到页面 3

主侧边栏

快速设计

组件选择变得简单。

今天尝试
设计快速的globle

EE培训中心教室

“ee

“ee

“ee

“ee

订阅我们的新闻

订阅每周行业新闻,新产品创新等等。

立即订阅

的RSS 当前的EDABoard.com讨论

  • 反激设计,PSR,BCM模式,恒流输出设计,计算
  • 555 ir2110 mosfet开关
  • 即使有最大的可用磁芯,500W全桥也提供了过高的增量B
  • 提供重置的方式
  • Verilog中的位反转

的RSS 当前Electro-Tech-Online.com讨论

  • 号码细目
  • 汽车6伏发电机晶体管稳压器
  • 需要更换此变压器,Klipsch RPW-10
  • 未使用的MCU引脚
  • 圣诞快乐

在推特上关注我们

MicroContrlTips的推文

页脚

单片机技巧

EE World在线网络

  • 快速设计
  • EE World在线
  • EDA董事会论坛
  • 电子技术在线论坛
  • 连接器提示
  • 模拟IC技巧
  • 电力电子提示
  • 传感器提示
  • 测试和测量技巧
  • 电线电缆技巧
  • 5G技术世界

单片机技巧

  • 订阅我们的新闻
  • 与我们一起做广告
  • 联系我们
  • 关于我们
在推特上关注我们在Facebook上添加我们在YouTube上关注我们 在Instagram上关注我们

版权© 2020 ·WTWH Media LLC及其许可方。版权所有。
未经WTWH Media事先书面许可,不得复制,分发,传播,缓存或以其他方式使用本网站上的资料。

隐私政策










            • <p></p>
            • <blockquote class="RSKvTpc"></blockquote>